如果你是新朋友，请点击上方的蓝色字 关注 “高科技爱好者”，保证不会让你失望的.
众所周知，芯片制程面积越小、集成的电路越多，就代表着其性能越强大。从70多年前第一款硅集成电路诞生至今，芯片制程工艺几乎每18个月就能迎来一次升级，截止目前，台积电和三星在EUV光刻机等设备的助力下，均已突破了3nm。
然而，随着摩尔定律逼近物理极限，以EUV光刻机为基础的先进工艺似乎没有了进一步提升的空间，如果一昧追求高性能，结果只会是成本飙升、良率骤降，背离商用原则。台积电把N3工艺转为N3E就是最好的证明。
面对这种情况，各大芯片厂商都在积极寻找新的赛道。相比碳基芯片、光子芯片等跨材料的不成熟半导体技术，仍然是以硅片为基础的芯粒、芯片叠加等技术，其低成本的特性显然更符合当下的发展趋势。
所谓芯片叠加，其原理是将多款不同架构的成熟制程芯片，通过集成的方式组合在一起，以实现整体性能的提升。其制造环节更侧重于封装，需要用到先进封装光刻机设备，对EUV光刻机却并不依赖。
例如苹果公司在今年年初发布的高性能M1 Utra芯片，就是用叠加技术，把两块M1 Max芯片封装成了一块。还有华为研发的双芯叠加技术，理论上可以将14nm制程芯片优化到7nm的性能。
不过，这类以封装技术为主的芯片类型，在全球市场暂时还没有形成一个完善的标准体系。也正是因此，很多国家地区近两年都在不断加大相应的投资布局，以求在未来的发展过程中能够掌握话语权。
让人感到振奋的是，封装环节是我国半导体产业的强项，全球排名前十的封测企业中，有9家都是中企。而且，国内封测大厂通富微近期刚刚完成了5nm芯粒技术的突破，并收获了AMD五年长合同。
由此不难看出，我国封测技术处在全球顶尖行列，未来这也将可能会成为我们摆脱芯片进口依赖的突破口，甚至改写芯片市场格局。
然而，这却似乎是触碰到了台积电的“敏感神经”，它也开始坐不住了。就在10月27日，台积电突然宣布，联合美光、SK海力士、新思科技、三星记忆体等19家芯片巨头，正式成立了一个叫做“3D Fabric”联盟。
该联盟的主要目的就是为了推动3D封测技术的发展，建立标准体系。然而，由台积电牵头组建的这个“联盟”，却没有邀请任何一家大陆封测企业或芯片厂商。
要知道，以国内现阶段的封测技术水平，绝对有资格参与叠加类型芯片标准体系的制定。这难道是台积电疏忽忘记了吗？很显然，绝非如此。
作为全球最先进的代工企业，台积电如今的处境有目共睹，由于先进制程利用率下滑，AMD、英伟达、高通等客户纷纷砍单，它已经是有些撑不住了。
而在芯片叠加“赛道”，国内市场发展迅速，台积电显然是感觉自己的代工地位受到了“威胁”，这或许才是它牵头组建“3D Fabric”联盟的原因。
值得注意的是，该联盟除了台积电和小部分韩企，其余几乎清一色都是美国芯片企业。结合老美前不久将31家中企列入“UVL”清单的举动，很难不让人猜想，该“联盟”恐怕不只是为了发展3D封测技术，更是为了在新的“赛道”对我们的国产芯片提前展开“围堵”。
由此不难看出，美帝主义亡我之心未死，我们必须要时刻保持警惕。事实证明，倪光南老院士说得很对，外企是靠不住的，我们必须放弃幻想，加大自主研发，占领技术高地，把主动权掌握在手里，只有这样，才能不再受制于人。
好消息是，针对芯片叠加等技术赛道，国内市场不仅在技术上没有落后，在体系标准的制定上，同样早已展开了布局。
在今年年初之时，我国就已拟定出了属于我们自己的“CHiplet芯片”草案。近日更是有消息传出，该草案已经通过了征求意见，现在处技术验证阶段，预计年底之前就能确定并发布首个标准版本！
这意味着，未来芯片封测产业的发展走向，并不只是由“美芯阵营”说了算。随着中国芯片标准的出炉，它们妄图在“新赛道”上围堵我们国产芯片的计划，恐怕也就要彻底宣告失败了。
