一、电源分配网络的目标阻抗
上一篇说了PDN的阻抗曲线，在电源的设计中，需要有一个目标阻抗去设计，PDN的阻抗满足要求即可，没必要一味追求很小。在设计时也应该明确PDN的截止频率，在频带内达到要求即可。
对于电源的目标阻抗计算方法如下：
ZTARGET= [(VoltageRail *Ripple%)/MaxTransientCurrent]
目标阻抗=电源轨电压*电压纹波（百分比）/最大瞬变电流
电压纹波的范围要依据芯片手册定，一般5%都可以满足大多数器件的要求
电源的仿真截止频率计算公式如下：
Fmax=ZTARGET/[2*Pi(Lspd+Lvia+Lpkg)]
Lspd是IC的spreading电感，取决于电容与IC放置的位置；
Lvia是IC的Fanout过孔的寄生电感；
Lpkg是IC封装管脚的引线电感
一般而言，对于电源的仿真截止频率都取80MHz。
二、控制PDN阻抗的方法
对于PDN的阻抗进行抑制的方法主要是通过对电源网络加退耦电容来实现的，主要是通过选择滤波电容的种类、大小、封装来实现目的。
首先来介绍电容的特性，电容的等效模型如上图左所示，ESR、ESL和电容C串联组成了电容的等效模型。电感ESL和电容C形成串联谐振，存在一个谐振点，谐振处的阻抗最小。如上图右所示，低于谐振点的频率时，电容呈现容性，高于谐振点频率时，电容呈现感性。
我们可以通过选择不同的电容，使其谐振点不同，对频域内各个频率处的阻抗进行抑制达到目的。
上图是5个1uF电容的仿真曲线，5个电容的封装不同，从0201到1206的封装，封装越小，曲线越低越尖锐，主要是由于电容的ESL和ESR不同。因此在选择电容的时候同样容值选择封装小的电容。
上图是相同封装不同容值的仿真结果，可以看出容值越大谐振点越低，所以选择电容时相同封装尽量选择容值大的电容。
上图是对板卡PCB后仿真得出的结果，在低频段时的阻抗较大，主要原因是由于BULK电容的ESR较大，可以选择低ESR的电容来优化低频段的阻抗。
三、PCB的设计
PCB的设计对阻抗的影响主要是电源平面和地平面以及电容过孔的寄生电感和寄生电容影响的，相对而言对于PDN阻抗的影响要小于电容的选择，同时在后期调试过程中的可操作性也小于电容的选型。所以对阻抗的控制主要还是通过电容的选型来影响。
上图是对电容打过孔时所产生的寄生电感的计算结果，可以看出最后两种方式寄生电感较小。因此在设计时一些注意的点如下：小电容可靠近器件放置；电容不共用 过孔，连接线尽量短而粗；过孔靠近电容打，减小环路电感。
电源网络的PCB设计主要影响的是电源轨的压降，电源的过孔要足够多，载流能力足够，电源平面的铜皮要够宽，可以选择增加铜厚。电源轨压降的结果要在PCB设计结束后进行后仿真得出结果。
上面两张图是对板卡电源压降的仿真，前一张图可以看到芯片管脚处的压降过大，不满足芯片的要求，会导致芯片工作的异常，其原因是由于电源平面的铜皮只覆盖了芯片的两个边，电流只能从两个方向进入，导致电流到达左下角时压降过大，在对铜皮的左边和下方加宽后仿真的结果可以看出压降减小了很多，满足芯片要求。
上图是我遇见过的比较典型的PCB设计问题。
对于PDN的设计，不仅要在原理图阶段进行前仿真，在PCB设计结束后还应该进行后仿真得出更真实的压降及阻抗的情况，在板卡 生产前进行优化，不仅可以节省时间成本，也可以节省生产成本。
该内容是小编转载自网络，仅供学习交流使用，如有侵权，请联系删除。如果你还想了解更多关于电子元器件的相关知识及电子元器件行业实时市场信息，敬请关注微信公众号 【上海衡丽贸易有限公司】
